


Arquitectura de Computadores I


Sistema de memoria 2 (Solución): Esquemas de direccionamiento

Las direcciones para acceder a la memoria de un computador tienen la siguiente estructura:

- a. **Memoria virtual**, paginada, con direccionamiento al byte y direcciones lógicas de 20 bits:



- b. **Memoria principal**, entrelazada, con direccionamiento al byte y direcciones físicas de 11 bits:



Los accesos a la jerarquía de memoria presentan los siguientes tiempos en caso de acierto y fallo:

TLB fallo = 30 ciclos / acierto = 1 ciclo

MP 11 ciclos (desde el buffer de entrelazado, 1 ciclo)

Contesta las siguientes preguntas:

- a) Esquema de traducción de direcciones. ¿Cuántas páginas puede tener un programa? ¿Cuál es el tamaño máximo de cada página? Indica cuál es el número de entradas de la tabla de páginas y el tamaño de cada entrada. En lo que respecta al TLB, ¿cuál es el tamaño de cada entrada?
- b) Esquema de la estructura de la memoria principal y esquema del direccionamiento de la memoria. ¿Cuál es el tamaño de una palabra?
- c) Dada la siguiente secuencia de direcciones lógicas a memoria {392, 408, 2568, 400, 2576, 384, 2584, 2560}, calcula el tiempo de acceso al sistema de memoria. Inicialmente el TLB está vacío y el contenido de la tabla de páginas es el siguiente


Orri logikoa:	2	14	1	5	10	28
Orri fisikoa:	1	6	0	7	4	2

Solución


En este ejercicio debemos deducir las características del sistema de memoria a partir la información referente a la estructura de las direcciones lógicas y físicas que nos proporciona el enunciado.

En la información relativa tanto a la memoria virtual como a la memoria física, se indica que el direccionamiento se realiza a nivel de byte. De ahí deducimos que la **unidad de direccionamiento** del sistema es el byte.

En lo que respecta a la **memoria virtual**, sabemos cuál es la división en bits de la dirección lógica. Sabemos, así mismo, que la memoria virtual es paginada. Por tanto, los dos campos presentes en la dirección lógica son los siguientes: los bits que indican la **página lógica** y el **desplazamiento** dentro de la página del byte al que queremos acceder. Por tanto, la dirección de acceso a la memoria virtual debemos interpretarla de esta forma:




En lo que respecta a la **memoria principal**, sabemos cuál es la división en bits de la dirección física a nivel de byte. Sabemos también que la memoria es entrelazada, esto es, formada por varios módulos entrelazados. Por tanto, los campos presentes en la dirección física son los siguientes: los bits que indican el **byte**, los bits que indican el **módulo** entrelazado y, por último, los bits que indican la dirección de la palabra dentro de ese módulo concreto, **@interna**. Por tanto, la dirección de acceso a memoria principal se interpreta de la siguiente forma:




Esta información es suficiente para poder contestar las preguntas del enunciado.

- (a) Tenemos que dibujar el esquema de traducción de las direcciones, indicando cómo se utilizan los bits de los distintos campos de las direcciones.


En lo que se refiere a la traducción, sabemos que el valor de la página lógica es el que se utiliza para realizar la búsqueda en el TLB o en la tabla de páginas, y que, como resultado de esa búsqueda, se obtiene la página física. En cuanto al desplazamiento, éste es el mismo en la dirección lógica y en la física. Por tanto, ésta es la traducción a realizar:



El siguiente esquema muestra la traducción “dirección lógica → dirección física” indicando el hardware que se utiliza para ello:



La tabla de páginas es una memoria RAM, que se direcciona utilizando los 12 bits que indican la página lógica. Por ello, la **tabla de páginas** tendrá $2^{12} = 4096$ posiciones o **entradas** (tantas como páginas lógicas, dado que a cada página lógica le corresponde una entrada en la tabla de páginas). Por otra parte, **cada entrada de la tabla de páginas** indica una página física, por lo que el tamaño de una de sus entradas será de **3 bits**. Teniendo en cuenta la existencia de un TLB para la traducción de direcciones, el esquema de traducción completo será el siguiente:




El TLB es una memoria asociativa, por lo que su acceso se realiza por contenido. Por ello, una parte de su contenido serán los 12 bits que indican la página lógica a localizar, mientras que la otra parte serán los 3 bits que indican la página física, que se obtendrán como resultado de la búsqueda y que se utilizarán para componer la dirección física. Por tanto, **el tamaño de cada entrada** o posición en el TLB será de **15 bits** (12 bits + 3 bits).

A partir del esquema del direccionamiento lógico podemos contestar al resto de preguntas de este apartado. Por una parte, dado que la dirección lógica es de 20 bits, podemos decir que la **memoria virtual** es de **1 MB** (1 megabyte = 2^{20} byte). Por otra parte, dado que para indicar una página lógica utilizamos 12 bits, podemos decir que un programa puede tener un máximo de **4096 páginas lógicas** (2^{12}). Por último, dado que el desplazamiento se codifica con 8 bits, podemos decir que el **tamaño de una página** (lógica o física) es de **256 bytes** (2^8).

- (b) Tenemos que dibujar el esquema de la memoria principal, indicando cómo se utilizan los bits de los distintos campos de la dirección.

Examinando los campos de la dirección física, podemos deducir las características de la **memoria principal**, teniendo en cuenta que ésta está organizada por módulos entrelazados y que el direccionamiento de la memoria se realiza a nivel de byte. Por una parte, dado que se utilizan 3 bits para indicar el byte dentro de la palabra, podemos decir que las **palabras son de 8 bytes** (2^3). Por otra parte, dado que se utilizan 2 bits para indicar el módulo de memoria principal, podemos decir que la memoria esta formada por **4 módulos entrelazados** (2^2). Por último, dado que se utilizan 6 bits para indicar la dirección interna del módulo a nivel de palabra, podemos decir que el tamaño de un **módulo es de 64 palabras** (2^6), o, lo que es lo mismo, 512 bytes (2^9). Por tanto, el esquema de la estructura de la memoria principal es el siguiente:



Dado que la memoria principal es de 2 kB (2^{11} bytes) y una palabra es de 8 bytes (2^3), podemos decir que la memoria principal es de 256 palabras (2^8):

$$\frac{2 \text{ kB}}{8 \text{ bytes/pal}} = \frac{2^{11} \text{ bytes}}{2^3 \text{ bytes/pal}} = 2^8 \text{ palabras} = 256 \text{ palabras}$$

De la misma forma, dado que la memoria principal está formada por 4 módulos (2^2), podemos decir que cada módulo es de 512 bytes (2^9), o 64 palabras (2^6).

$$\frac{2 \text{ kB}}{4 \text{ módulos}} = 512 \text{ B/módulo} \quad \frac{2^8 \text{ palabras}}{2^2 \text{ módulos}} = 2^6 \text{ palabras/módulo} = 64 \text{ palabras/módulo}$$

- (c) Tenemos que calcular el tiempo de traducción y de acceso a memoria para la secuencia de referencias dada en el enunciado. Para hacerlo de una forma ordenada, recogeremos los resultados en una tabla.

Para resolver este apartado, tendremos que recordar cómo se obtienen los valores intermedios a partir de las ecuaciones vistas en clase. En primer lugar, para conseguir la página lógica y el desplazamiento a partir de la dirección lógica:

$$\text{página lógica} = @lógica \text{ div tamaño página (bytes)} = @lógica \text{ div } 256$$

$$\text{desplazamiento} = @lógica \text{ mod tamaño página (bytes)} = @lógica \text{ mod } 256$$

Para calcular la dirección física teniendo en cuenta la traducción de página lógica a página física realizada en el TLB:

$$@física = \text{página física} \times \text{tamaño página (bytes)} + \text{desplazamiento} = p.f. \times 256 + d$$

Para calcular la dirección a nivel de palabra a partir de la dirección física:

$$\text{palabra} = @física \text{ div tamaño palabra (bytes)} = @física \text{ div } 8$$

Por último, para calcular el módulo y la dirección interna a partir de la dirección física a nivel de palabra:

$$@interna = \text{palabra div número módulos} = \text{palabra div } 4$$

$$\text{mod} = \text{palabra mod número módulos} = \text{palabra mod } 4$$

Ésta es la tabla de resultados que se obtiene, teniendo en cuenta las ecuaciones anteriores:

@l	p.l.	d	T _{trad.}	p.f.	d	@f	palabra	@interna	mod	T _{acceso}
392	1	136	20	0	136	136	17	4	1	10
408	1	152	1	0	152	152	19	4	3	1
2568	10	8	20	4	8	1032	129	32	1	10
400	1	144	1	0	144	144	18	4	2	10
2576	10	16	1	4	16	1040	130	32	2	10
384	1	128	1	0	128	128	16	4	0	10
2584	10	24	1	4	24	1048	131	32	3	10
2560	10	0	1	4	0	1024	128	32	0	1

En lo que respecta al tiempo de traducción, como se puede ver sólo se accede a dos páginas lógicas distintas en esa secuencia de direcciones, en concreto, a las páginas lógicas 1 y 10. La primera vez que se accede a ellas son necesarios 20 ciclos para realizar la traducción, ya que se produce un fallo en el TLB. En el resto de los casos, al producirse acierto en el TLB, la traducción se realiza en 1 ciclo. Por ello, en total son necesarios 46 ciclos para la traducción de todas las direcciones lógicas a direcciones físicas.

En lo que respecta al tiempo de acceso, en la tabla podemos ver lo siguiente: el acceso a la primera palabra requiere 10 ciclos, dado que es el primer acceso a una dirección de memoria y los buffers de entrelazado están vacíos. Como se puede ver, la primera palabra se corresponde con la dirección interna 4, mientras que la segunda palabra se corresponde con la misma dirección interna, por lo que el acceso a esta segunda palabra se realiza en 1 ciclo, dado que se obtiene directamente desde el buffer de entrelazado. En las siguientes 5 referencias se intercala el acceso a las direcciones internas 32 y 4. En estos casos el contenido de los buffers de entrelazado va alternándose, de ahí que sean necesarios 10 ciclos para acceder a dichas palabras. En la última referencia, por el contrario, se mantiene el entrelazado dado que se accede a la dirección interna 32, por lo que el tiempo de acceso para esta referencia es de 1 ciclo. Teniendo en cuenta toda la secuencia de referencias, el tiempo de acceso total a memoria principal es de 62 ciclos.

En definitiva, el tiempo necesario para la traducción y el acceso a memoria principal para la secuencia de referencias es de 108 ciclos (46 ciclos + 62 ciclos).