

Tema 1

La CPU:
la unidad de control

➤ ¿Cómo construir la CPU?

sistema digital

Bloques elementales

Combinacionales:

puertas

multiplexores

comparadores

descodificadores

sumadores

unidades aritmético-lógicas

memorias

Secuenciales síncronos (clk):


biestables

registros

contadores

Organización de la CPU

estructura genérica de un sistema digital



Estructura genérica de un sistema digital

La Unidad de Control (UC): tema 1

estructura estándar

funcionamiento específico dado por el algoritmo de control

La Unidad de Proceso (UP):

1) sistema de aplicación específica

estructura dependiente de la aplicación concreta

2) sistema de propósito general: procesador

estructura: ruta de datos (*data path*)


registros + Unidad Aritmético-Lógica: tema 2

Circuitos aritméticos (algoritmos)

Un procesador simple: BIRD

- 42 instrucciones de 32 bits
 - código de operación: 6 bits
 - 4 modos de direccionamiento:
 - inmediato
 - tamaño de los datos: 16 bits
 - absoluto
 - tamaño de la memoria: 64K x 16 bit → direcciones: 16 bits
 - directo de registro
 - conjunto de registros de 32 registros: 5 bits para direccionar los registros
 - indexado
 - dirección base de memoria: 16 bits; índice: contenido de un registro

Formato genérico de las instrucciones:



Algunas instrucciones de BIRD (1)

Instrucciones aritméticas y lógicas:

Formato	Lenguaje ensamblador	Operación										
<p>add</p> <table border="1"><tr><td>001001</td><td><i>Rd</i></td><td><i>Rf1</i></td><td></td><td><i>Rf2</i></td></tr><tr><td>6</td><td>5</td><td>5</td><td></td><td>5</td></tr></table>	001001	<i>Rd</i>	<i>Rf1</i>		<i>Rf2</i>	6	5	5		5	<pre>add rd,rf1,rf2</pre> <p>(instrucciones similares: sub, mul, div, or, and, xor)</p>	<pre>rd := rf1 + rf2</pre>
001001	<i>Rd</i>	<i>Rf1</i>		<i>Rf2</i>								
6	5	5		5								
<p>addi</p> <table border="1"><tr><td>001010</td><td><i>Rd</i></td><td><i>Rf</i></td><td>inmediato</td></tr><tr><td>6</td><td>5</td><td>5</td><td>16</td></tr></table>	001010	<i>Rd</i>	<i>Rf</i>	inmediato	6	5	5	16	<pre>addi rd,rf,#inmed</pre> <p>(instrucciones similares: subi, muli, divi, ori, andi, xori)</p>	<pre>rd := rf + inmed</pre>		
001010	<i>Rd</i>	<i>Rf</i>	inmediato									
6	5	5	16									
<p>mov</p> <table border="1"><tr><td>000111</td><td><i>Rd</i></td><td><i>Rf</i></td><td></td></tr><tr><td>6</td><td>5</td><td>5</td><td>16</td></tr></table>	000111	<i>Rd</i>	<i>Rf</i>		6	5	5	16	<pre>mov rd,rf</pre>	<pre>rd := rf</pre>		
000111	<i>Rd</i>	<i>Rf</i>										
6	5	5	16									
<p>movi</p> <table border="1"><tr><td>001000</td><td><i>Rd</i></td><td></td><td>inmediato</td></tr><tr><td>6</td><td>5</td><td></td><td>16</td></tr></table>	001000	<i>Rd</i>		inmediato	6	5		16	<pre>movi rd,#inmed</pre>	<pre>rd := inmed</pre>		
001000	<i>Rd</i>		inmediato									
6	5		16									

Algunas instrucciones de BIRD (2)

Instrucciones que operan con la memoria:

Formato	Lenguaje ensamblador	Operación								
<p>ld</p> <table border="1"> <tr> <td>000000</td> <td><i>Rd</i></td> <td></td> <td>dirección</td> </tr> <tr> <td>6</td> <td>5</td> <td></td> <td>16</td> </tr> </table>	000000	<i>Rd</i>		dirección	6	5		16	ld <i>rd</i> , VARIABLE	rd := MEM[dirección]
000000	<i>Rd</i>		dirección							
6	5		16							
<p>st</p> <table border="1"> <tr> <td>000011</td> <td><i>Rf2</i></td> <td></td> <td>dirección</td> </tr> <tr> <td>6</td> <td>5</td> <td></td> <td>16</td> </tr> </table>	000011	<i>Rf2</i>		dirección	6	5		16	st <i>rf2</i> , VARIABLE	MEM[dirección] := <i>rf2</i>
000011	<i>Rf2</i>		dirección							
6	5		16							
<p>ldx</p> <table border="1"> <tr> <td>000010</td> <td><i>Rd</i></td> <td><i>Rf</i></td> <td>dirección</td> </tr> <tr> <td>6</td> <td>5</td> <td>5</td> <td>16</td> </tr> </table>	000010	<i>Rd</i>	<i>Rf</i>	dirección	6	5	5	16	ldx <i>rd</i> , VAR[<i>rf</i>]	rd := MEM[dirección+ <i>rf</i>]
000010	<i>Rd</i>	<i>Rf</i>	dirección							
6	5	5	16							
<p>stx</p> <table border="1"> <tr> <td>000101</td> <td><i>Rf2</i></td> <td><i>Rf1</i></td> <td>dirección</td> </tr> <tr> <td>6</td> <td>5</td> <td>5</td> <td>16</td> </tr> </table>	000101	<i>Rf2</i>	<i>Rf1</i>	dirección	6	5	5	16	stx <i>rf2</i> , VAR[<i>rf1</i>]	MEM[dirección+ <i>rf1</i>] := <i>rf2</i>
000101	<i>Rf2</i>	<i>Rf1</i>	dirección							
6	5	5	16							

Algunas instrucciones de BIRD (3)


Instrucciones para controlar el flujo de los programas (saltos):

Formato	Lenguaje ensamblador	Operación								
<p>beq</p> <table border="1"><tr><td>011010</td><td></td><td><i>Rf</i></td><td>desplazamiento</td></tr><tr><td>6</td><td></td><td>5</td><td>16</td></tr></table>	011010		<i>Rf</i>	desplazamiento	6		5	16	<code>beq rf,etiqueta</code>	<code>if (rf=0) then</code> <code>PC := PC_{beq} + desplazamiento</code>
011010		<i>Rf</i>	desplazamiento							
6		5	16							


(desplazamiento: distancia entre la instrucción beq y la instrucción indicada por la etiqueta)

Componentes de la UP de BIRD


CONJUNTO DE REGISTROS



ZOOM



UNIDAD ARITMÉTICO-LÓGICA




UAL de 16 operaciones:

UAL_Cod	0000	0001	0010	0011	0100	0101	0110
Y	A + B	A - B	A × B	A / B	A	B	A + 1


UAL_Cod	0111	1000	1001	1010	1011	1100	...
Y	A - 1	A or B	A and B	A xor B	← A	→ A	...

Componentes de la UP de BIRD

CONJUNTO DE REGISTROS: registros con salida tri-estado




UP de BIRD




LA UNIDAD DE CONTROL

Estructura genérica: secuenciamiento de estados



Especificación del funcionamiento: algoritmo de control


Algoritmo de control de BIRD




- Método para construir el algoritmo:
método de los multiplexores
 - Biestables D para guardar el estado presente
 - Multiplexores (y puertas) para obtener el estado siguiente
 - Descodificador (y puertas) para generar las señales de control

- Método cableado (no es único)

Ejemplo



Multiplexores 4:1



Ventajas y desventajas del diseño cableado

- ✓ Ejecución rápida
- ✗ lógica de secuenciamiento y ejecución compleja
- ✗ difícil de diseñar y de comprobar su funcionamiento
- ✗ diseño no flexible, no adaptable
- ✗ dificultad de añadir nuevas instrucciones

Técnica empleada básicamente en
procesadores RISC

UNIDAD DE CONTROL

microprogramada

- Estado \rightarrow un **contador**

En el flanco: contar $E_i \rightarrow E_{i+1}$

o

cargar (salto) $E_i \rightarrow E_j$

- Información relacionada con los estados: en una **MEMORIA ROM**
tabla de transición de estados
+ señales de control
- Funcionamiento:
secuenciamiento de estados y
ejecución de ciertas operaciones en
cada estado

- Por analogía: microprograma
(*firmware*)
secuencia de microinstrucciones
- Una microinstrucción = 1 estado del algoritmo de control
no se admiten salidas condicionales
y sólo un cualificador por estado
- Formato de las microinstrucciones


Una opción posible (1):

- * Un bit para cada SC (valores 0/1)
- * El “código” del cualificador o variable de control que se analiza en el EP
- * Valor del cualificador que propicia el salto: condición de salto
- * Estado al que se salta (único)

formato de las microinstrucciones (1)



estructura de la UC microprogramada (1)




Otra opción posible (2):

Eliminar la condición de salto de la microinstrucción y recodificar los estados del algoritmo de manera que siempre se salte cuando el valor del cualificador sea 1.

formato de las microinstrucciones (2)



estructura de la UC microprogramada (2)



¿Qué ocurre cuando entre dos estados no hay ningún cualificador? ¿Es decir, cuando el paso de un estado a otro es fijo?


Dos posibilidades:

que el estado siguiente sea el consecutivo, con lo que no se debe producir el salto;

o que no lo sea, con lo que se deberá producir el salto.

Posible solución: añadir a la entrada del multiplexor de la UC dos “cualificadores” nuevos de valores constantes, 0 (no salto) y 1 (salto).


estructura de la UC microprogramada (3)




La UC de BIRD microprogramada

1 cualificador, Z (código cualificador: 2 bits / Z, 0, 1)

21 estados (5 bits)



Algoritmo de control de BIRD



Microprograma


- Lo que hay que decir en cada microinstrucción: Los valores de las señales de control y el estado siguiente: salto al estado consecutivo o a otro estado.

En binario: latoso

Lenguaje microensamblador

- El estado de descodificación es especial. No hay un solo estado de salto. Para conseguir eso, más hardware en la unidad de control: una tabla de traducción:

CO → en qué estado empieza su ejecución.



MICROPROGRAMA DE BIRD

```
0: ir1:=mem(pc); pc:=pc+1; pci:=pc;           /*busq1*/
1: ir2:=mem(pc); pc:=pc+1;                   /*busq2*/
2: goto código_operación;                   /*desc*/
3: R_e1:=CR(Rf1); R_e2:=CR(Rf2);            /*op, mov*/
4: R_ual:=ual_cod(R_e1,R_e2);               /*ual-cod: ROM_UAL*/
5: CR(Rd):=R_ual; goto 0;
6: R_e1:=CR(Rf1);                           /*opi, movi */
7: R_ual:=ual_cod(R_e1,ir2); /*en ir2 está el inmediato #i*/
8: CR(Rd):=R_ual; goto 0;
9: CR(Rd):=mem(ir2); goto 0;                /*ld, 000000*/
10: R_e2:=CR(Rdf2);                          /*st, 000011*/
11: mem(ir2):=R_e2; goto 0;
```

```

12: R_e1:=CR(Rf1);                               /*ldx, 000010*/
13: R_ual:=R_e1+ir2;    /*ir2: dirección de la variable VAR*/
14: CR(Rd):=mem(R_ual); goto 0;
15: R_e1:=CR(Rf1); R_e2:=CR(Rdf2);    /*stx, 000101*/
16: R_ual:=R_e1+ir2;    /*ir2: dirección de la variable VAR*/
17: mem(R_ual):=R_e2 ; goto 0;
18: R_e1:=CR(Rf1);                               /*beq, 011010*/
19: Z:=(R_e1=0); if Z goto 21;
20: goto 0;
21: pc:=pci+ir2; goto 0;                       /*ir2: desplazamiento*/

```

TABLA DE TRADUCCIÓN

Código de operación → dirección de memoria de control donde comienza la fase de ejecución de la instrucción

C.O.	@comienzo	C.O.	@comienzo
000000	01001 (ld)	001110	00110 (multi)
000010	01100 (ldx)	001111	00011 (div)
000011	01010 (st)	010000	00110 (divi)
000101	01111 (stx)	010011	00011 (and)
000111	00011 (mov)	010100	00110 (andi)
001000	00110 (movi)	010101	00011 (or)
001001	00011 (add)	010110	00110 (ori)
001010	00110 (addi)	010111	00011 (xor)
001011	00011 (sub)	011000	00110 (xori)
001100	00110 (subi)	011010	10010 (beq)
001101	00011 (mul)		

formato de las microinstrucciones de BIRD

CC1 CC0	Desc	S4S3S2S1S0	Señales de control
---------	------	------------	--------------------

mcs moe mwr hM@	ld_IR1 ld_IR2	ld_CR hMD hdf2 ld_e1 ld_e2 hi ld_ual	ld_PC ld_PCi hD
-----------------	---------------	--------------------------------------	-----------------

microprograma de BIRD en binario

dirección de memoria

contenido

(busq1)	00000	00 0 xxxxx	1 1 0 00	1 0	0 x x 0 0 x 0	1 1 0
(busq2)	00001	00 0 xxxxx	1 1 0 00	0 1	0 x x 0 0 x 0	1 0 0
(desc)	00010	11 1 xxxxx	0 0 0 xx	0 0	0 x x 0 0 x 0	0 0 x
(op/mov)	00011	00 0 xxxxx	0 0 0 xx	0 0	0 x 0 1 1 x 0	0 0 x
	00100	00 0 xxxxx	0 0 0 xx	0 0	0 x x 0 0 0 1	0 0 x
	00101	11 0 00000	0 0 0 xx	0 0	1 0 x 0 0 x 0	0 0 x
(opi/movi)	00110	00 0 xxxxx	0 0 0 xx	0 0	0 x x 1 0 x 0	0 0 x
	

Ventajas y desventajas del diseño microprogramado

- ✓ simplifica el diseño de la UC
 - más barato
 - menos propenso a errores
 - más sistemático
 - fácilmente modificable
- ✓ posibilidad de emular diferentes conjuntos de instrucciones
- ✗ Ejecución más lenta

Empleado básicamente en procesadores CISC

métodos alternativos de microprogramación

microprogramación horizontal: cada microinstrucción especifica muchas microoperaciones diferentes que se deben realizar en paralelo




17

microprogramación vertical: cada microinstrucción especifica una sola microoperación o muy pocas

no todas las señales de control actúan simultáneamente: codificarlas


se alarga el microprograma

incapacidad de paralelismo



solución intermedia: cada microinstrucción especifica varias microoperaciones

las señales de control se codifican por grupos disjuntos



17 Señales de control

nanoprogramación: cada microinstrucción se ejecuta mediante una secuencia de pasos: nanoinstrucciones ⇒ nanoprograma

ventaja: ahorro en el tamaño total de la memoria de control

desventajas: mayor complejidad

operación más lenta