

AZPISISTEMEN ARTEKO KONEXIOA: BUSAK

Konputagailuen Arkitektura I

5. gaia

Sarrera

- **Helburua:** konputagailuaren osagaiak elkartzen dituzten bideak aztertzea
- **Busa:** CPU, memoria eta sarrera/irteerako gailuak lotzen dituen seinale-lerro multzo bat da
 - **Helbide-lerroak:** memoria edo S/Iko portuen helbidea
 - **Datu-lerroak:** idatzi edo irakurri behar diren datuak
 - **Kontrol-lerroak:**
 - + egin beharreko eragiketa: irakurketa edo idazketa, ...
 - + transferentziaren kontrola: protokoloa eta denborizazioa
 - + arbitratzea: osagai batek baino gehiagok batera eskatzen badu busen kontrola (CPU, DMA, S/Iko periferikoak), nori eta noiz eman busen kontrola
- **Funtzionamendua:** osagaiak busaren kontrola lortu behar du eta transferentzia bete protokoloa jarraituz
- **Eragiketak:** irakurk./idazk. (datua/blokea), *Read-Modify-Write...*

Sarrera: definizioak

- **Bus-zikloa:** bi osagairen artean datu baten oinarrizko transferentzia egiteko behar den denbora
 - Busaren oinarrizko eragiketa
 - Urratsak: busaren eskaera, arbitratzea, helbideratzea, transferentzia, errore-detekzioa, onarpena
- **Busaren zabalera:** datu-lerroen kopurua busean
- **Busaren banda-zabalera:** parametro honek adierazten du zenbat byte bidal daitezkeen busetik denbora unitatean
 - Adibidea: 1 Mbyte/s \rightarrow 10^6 byte/s
 - Transmisio-abiadura: luzeraren, kontrol-logikaren... araberakoa.
- **Busaren protokoloa:** busera konektatuta dauden gailuek bete behar duten arau-multzoa komunikazio zuzena lortzeko

Sarrera: definizioak

- **Jabea (*master*) eta morroia (*slave*):**

- Jabea: busaren jabea da eta transferentzia bat hasiera dezake
- Morroia: gailu pasiboa eskaeren zain
- Adibideak:

Jabea	Morroia	Eragiketa
CPU	Memoria	Aginduen bilaketa
CPU	S/I-ko gailuak	Transferentzia hasieratu
DMA	Memoria	Datuen transferentzia

- Erlazio dinamikoa: A gailua jabea izan daiteke transferentzia batean, baina morroia beste batean. Adibidez, DMA kontroladorea


Sarrera: busen hierarkia

- **Arazoak** gailu asko konektatzen bada busera:
 - gailuen arteko seinaleen hedapenean atzerapen handiagoa
 - gailu bakoitzak ezaugarri desberdinak: funtzionamendu-abiadura, banda-zabaleraren behar desberdinak etab.
 - busaren ahalmena ase
 - bus bakarra: konputagailuaren ezaugarri ahulena
- **Irtenbidea:**
 - bus desberdinak erabiltzea hierarkikoki antolatuta, bakoitza bere zabalera eta abiadurarekin
 - ezaugarri berdintsuak dituzten osagaiak bus bera erabiltzen dute
 - CPU-ra hurbildu ezaugarri hoberenak dituzten gailuak

Sarrera: busen hierarkia

- **Barne-busa:** CPU barneko komunikazioa
- **Prozesadorearen busa:** CPU eta kanpoko cachearen arteko komunikazioa. Adibidez: P4ren busa 400 MHz-koa
 - Luzera txikia eta abiadura
 - Sistema bakoitzak bereak, espezifikoak (prozesadorearen lerroak)
- **Bus lokala:** abiadura altuko busak azkarrak diren S/Iko gailuentzat. Ezaugarri orokorreko busak izan daitezke, PCI adibidez, edo dedikatuak: IDE, SCSI, AGP, USB...
- **Zabaltze-busa :** abiadura txikiko S/I-ko gailuak konektatzeko (faxes, modemak, serie-portua, ...). Adibidez: ISA, MCA
 - Osagai desberdin asko, banda-zabalera desberdinekin
- **Sistemako busa:** sistema bera osatzen duten prozesadore sistema desberdinak konektatzeko. Adibidez: VME

Sarrera: busen hierarkia



Prozesadore bakarreko sistema


Denborizazioa: transmisio-protokoloa

- Nola koordinatzen diren gertaerak busean transmisioa zuzena izan dadin
- Oinarrizko bi protokolo: **sinkronoa** eta **asinkronoa**
- **Protokolo sinkronoa:**
erraza gauzatzeko, baina malgutasun gutxikoa: gailuen abiadurak desberdinak dira eta geldoenaren abiadura hartu beharko da guztientzat
- **Protokolo asinkronoa:**
transferentzia egokitu daiteke gailuaren abiaduraren arabera

Bus sinkronoa

- Buseko erloju-seinale batek kontrolatutako transferentziak
- Transferentzia batek ziklo-kopuru osoa behar du
- Protokoloaren adibidea:
 - T_{AD} : erlojuaren lehen zikloko goranzko ertzetik helbidea egonkortzen den unera arte pasatzen den denbora maximoa
 - T_{DS} : irakurritako datuek gutxienez hirugarren zikloko beheranzko ertza baino 50 ns lehenago egon behar dute busean, inork irakurri aurretik egonkorrak izan daitezen
 - T_M eta T_{RL} : IO/M.L eta RD/WR.L seinaleak lehen zikloko beheranzko ertzaren ondorengo lehen 85 ns-tan aktibatu behar direla adierazten dute

Bus sinkronoa: adibidea



Maiztasuna 4 MHz \Rightarrow 250 ns (erloju-zikloa) \Rightarrow 750 ns irakurketa-zikloa

• T_{AD}: 110 ns (maximoa)

Banda-zabalera: 1.33 Mbyte/s

• T_{DS}: 50 ns (minimoa)

• T_M y T_{RL}: 85 ns (maximoa)

\Rightarrow 1. ziklo \rightarrow 125-85 = 40 ns

2. ziklo \rightarrow 250 ns

3. ziklo \rightarrow 125 - 50 = 75 ns

Memoriak kasurik txarrenean 365 ns ditu datuak busean kokatzeko RD/ \overline WR seinalea aktibatzen denetik


Bus sinkronoa

- **Busaren banda-zabalera handitzeko:**
 - erloju-maiztasuna handitu
 - arazoak gailuekin → erantzun-denbora txikiagoa behar da
 - arazoa busean (*bus skew*): seinale guztiak ez dira busean agertzen une berean eta erlojuak denbora eman behar die seinale guztiei egonkorrak izateko
 - transferentziak blokeka egin
 - jabeak adierazten dio morroiari transferitu behar den byte-kopurua
 - morroiak, bus-zikloan byte bat itzuli beharrean, byte bana bidaltzen du erloju-ziklo bakoitzean adierazitako byte-kopurua bidali arte
 - lehen ikusitako adibidean, n byteko blokea irakurtzeko denbora $n+2$ izango litzateke $3n$ izan beharrean

Bus erdisinkronoa

- Bus sinkronoaren ezaugarriak baina seinale bat gehiago: *READY* (baita *BUSY* edo *WAIT*)
- Gailu batek ezin duenean eragiketa bete aurreikusitako denboran, jabeari jakinaraziko dio *READY* seinalea ez aktibatuz
→ ziklo gehiago gehitzen dira: **itxarote-zikloak** (*wait state*)
- Datuak prest daudenean, morroiak *READY* seinalea aktibatzen du
- Seinale honen bitartez protokoloa egokitu daiteke gailuaren abiadurara. Gehitutako itxarote-zikloen kopurua beti osoa izango da
- Erloju-seinalea erabiltzen duten protokoloek ez dute lortzen emaitza onena: eragiketa batek 550ns behar baditu eta erlojuaren periodoa (zikloa) 250ns-koa bada, 3 erloju ziklo beharko dira eragiketa burutzeko (750ns). Eraginkortasuna galtzen da.


Bus erdisinkronoa



Bus asinkronoa

- Busak ez du erloju-seinalerik. Gailuen arteko komunikazioa elkarrizketa-protokolo bat jarraituz egingo da (*handshake*). Horretarako bi seinale berriak izango dira: **MSYN** (*master synchronization*) eta **SSYN** (*slave synchronization*)
 - Jabeak helbide- eta kontrol-seinaleak aktibatzen ditu (adib. irakurtzeko)
 - Seinaleak egonkortzeko tarte bat utzi eta gero MSYN seinalea aktibatzen du, horrela adieraziz helbide- eta kontrol-lerroak egokiak direla
 - Denbora-tarte ezezagun bat eta gero, morroiak datuak ematen ditu eta SSYN seinalea aktibatzen da datuak prest daudela adierazteko
 - Jabeak datuak jaso eta MSYN desaktibatzen du
 - Morroiak SSYN desaktibatzen du


Bus asinkronoa



Bus zatitua

- Bi fase bereizten dira: jabearen eskaera eta morroiaren erantzuna
 - bi faseen arteko denbora beste transferentzia batetarako erabiliko da
- Seinaleak MSYN eta SSYN (bus asinkronoa)
- Lehen fasea (adibidez. Memoriako irakurketa):
 - Jabeak helbidea bidaltzen du eta IO/M.L, RD/WR.L seinaleak aktibatzen ditu. Horrekin batera bere identifikadorea bidali behar du
 - Seinaleak egonkortzeko tarte eta gero, MSYN aktibatzen du
 - Morroiak SSYN aktibatzen du eta ondorioz jabeak seinaleak desaktibatu eta deskonektatu egiten da. Azkenik, morroiak SSYN desaktibatzen du
- Bigarren fasea: lehen morroia zena orain jabea da
 - Morroiak datuak prest dituenean, transferentzia hasieratzen du busean: datuak eta jabearen identifikadorea jarri eta SSYN seinalea aktibatzen du
 - Jabeak datuak jaso eta MSYN aktibatzen du
 - Morroiak SSYN desaktibatzen du, eta ondorioz, jabeak MSYN desaktibatzen du


Bus zatitua



Busen multiplexazioa

- Lerro berak erabiltzea seinale-mota desberdinak bidaltzeko, adibidez, helbideak eta datuak
 - **busaren lerroak denboran multiplexatzen dira**
- Seinale berria: **ALE** (*Address Latch Enable*), lerro multiplexatuak zertarako erabiltzen ari diren uneoro jakiteko
- Datu edo helbide-lerroen multiplexazioaren bitartez:
 - (a) helbideratze-ahalmen bera helbide-lerro gutxiagorekin, datu-lerroak multiplexatzen badira
 - (b) banda-zabalera handiagoa helbide-lerroak multiplexatzen badira
- Hardwarea sinpleagoa da, baina protokoloa motelagoa (ezin da informazio guztia paraleloan bidali)

Busen multiplexazioa




Bus erdisinkrono multiplexatuaren adibidea

Busaren arbitratze-lana

- Bus batean osagai-jabe bat baino gehiago baldin badago, nork erabil dezake busa aldi berean behar badute? Nola kudeatzen dira lehentasunak busa eskuratzerakoan?
- Protokolo guztiek oinarrizko 3 seinale erabiltzen dituzte:
 - **Busaren eskaera** (*Bus Request*): busa eskuratu nahi duen gailuak aktibatzen du
 - **Eskaeraren onarpena** (*Bus Grant*): busaren arbitroak bidaltzen duen seinalea gailuari adierazteko busaren jabea dela
 - **Busa okupatuta** (*Busy*): gailuak busa lortzen duenean seinale hau aktibatzen du busaren kontrola eskuratuz


Margarita-katea (*Daisy-Chain*)

- Gailuak *Bus Request* aktibatzen du \rightarrow arbitroak *Bus Grant* aktibatzen du
- *Bus Grant* seinalea lehen gailura iristen da (*in*), eta honek:
 - ez badu eskaerarik egin, hurrengoari pasako dio \rightarrow *out*
 - eskaera egin badu, katea moztu eta *Busy* aktibatuko du
- Transferentzia amaitzean *Busy* desaktibatuko du eta busa libre utzi
- Gailuen lehentasuna finkoa: arbitrotik gertuen dagoenak lehentasun handiena




Inkesta (*Polling*)

- Kontroladoreak eskaera bat detektatzerakoan (*Bus Request*) inkesta bat egiten du gailua identifikatzeko:
 - gailu bakoitzaren kodea bidaltzen du k seinale erabiliz
 - eskaera egin duen gailuak bere kodea jasotzen duenean, *Busy* aktibatzen du eta inkesta bukatzen da
- Hurrengo inkesta berriro hasierako kodetik has daiteke, edo azkeneko inkestak utzitakoarekin jarraitu (*round robin*)
- Lehenetasuna: inkestaren ordenaren araberakoa (dinamikoa izan daiteke)



Eskaera independenteak

- Gailu bakoitzak bere eskaera- eta onartze-lerroak (R_i eta G_i) ditu, baina denek erabiltzen dute *Busy* seinale bera
- Arbitro zentralizatu batek erabakitzen du nori eman busaren kontrola lehentasun irizpide baten arabera
- Abantaila: azkarra. Adibidea: PCI busa
- Desabantaila: lerro gehiago busean (R_i , G_i) + arbitro zentralizatua



Arbitratze banatua

- **Autoaukeraketaren bitartez** (adibidez, SCSI):
 - Lehen bezala gailuek busa eskatzen dute era independentean
 - Eskaera egiten duten gailuek erabakitzen dute nori ematen zaion busaren kontrola
 - Gailu bakoitzak bere identifikadorea jartzen du busean
 - Gailuek identifikadoreak aztertzen dituzte, eskaera egin dutenen artean lehentasun altueneko gailua nor den zehazteko
- **Talkaren detekzioaren bitartez** (adibidez, Ethernet):
 - Kasu honetan ere eskaera independentea da
 - Gailu batek busa eskuratu nahi duenean ea okupatuta dagoen aztertzen du; ezezkoan, transmisioa hasieratzen du
 - Seinaleen atzerapena dela eta, gerta daiteke beste gailu batek aldi berean busa aztertu, eta ez ikustea okupatuta dagoela. Bere transmisioa hasieratzen du →→ TALKA
 - Transmititzen ari den gailua busean dagoena “entzuten” geratzen da eta talka detektatzen du berak transmititutakoa eta entzundakoa bat ez datozenean
 - Talka baldin badago, parte hartzen duten gailuek transmisioa eteten dute eta ausazko denbora-tarte bat itxaroten dute berriro saiatu baino lehen
 - eraginkortasuna ez galtzeko gailu-kopurua txikia izan behar da

Serie/paralelo transmisioa

- **Serie transmisioa:**
 - Bitak banaka bidaltzen dira busetik.
 - Transmisioa sinkronoa edo asinkronoa izan daiteke (transmisioaren hasieran eta bukaeran kontrol-informazioa erabiltzen da: *start* eta *stop* bitak). Normalean transmisio asinkronoa erabiltzen da.
 - Estandarra: RS-232C (1969, *Electronic Industries Alliance*)
 - Banda-zabalera maximoa: 115kb/s (distantzia motza eta kable onak)
 - 9 edo 25 pinetako konektoreak
 - Datu-terminalaren, DTE (*Data Terminal Equipment*), eta datuak transmititzen dituenaren, DCE (*Data Carrier Equipment*), arteko komunikazioa
 - Adibidez, DTE → prozesadorea / DCE → modema
 - Transmisioa ondorengo motetakoa izan daiteke:
 - *simplex*: noranzko bakarra (DTE→DCE ó DCE→DTE)
 - *half-duplex*: bi noranzkotan baina ez aldi berean
 - *full-duplex*: bi noranzkotan aldi berean
 - UART 8250 (*Universal Asynchronous Receiver/Transmitter*): paralelo-serie bihurketa.
 - PC → 4 portu COM (@: 3F8H,2F8H,3E8H,2E8H / IRQak: 4,3,4,3)
 - Erabilpena: sagua, modemak, inprimagailuak,...
 - Beste serie-bus batzuk: USB, Fire Wire, Serial ATA, PCI Express

Serie/paralelo transmisioa

- **Transmisio paraleloa:**

- N biteko blokeak bidaltzen dira busetik.
- Estandarra: Centronics (1970, *Centronics Data Computer Corporation*+ *Epson*)
 - 8 biteko estandarra, banda-zabalera maximoa: 150kB/s
 - 25 pineko konektoreak, luzera 4.5m (15m kable bereziekin)
 - PC → 2 portu LPT (@: 378H, 278H / IRQ: 7, 5)
 - Noranzko bakarreko komunikazioa
- Estandar berriak. Helburua: transmisioaren banda-zabalera handitzea
 - EPP (*Extended Parallel Port*): 8 bit bi noranzkotan, banda-zabalera maximoa 500 kB/s
 - ECP (*Extended Capabilities Port*) [Microsoft eta HP]: DMA, *daisy chain*, barne-*bufferrak*, banda-zabalera maximoa 1 MB/s
 - IEEE 1284 (1994): datu-transferentzietarako 5 modu (aurrekoak beraien artean), banda-zabalera 2 MB/s
- Jatorrizko erabilpena: inprimagailuen konexioa (gaur egun, gailu desberdinak)

Bus komertzialen adibideak

- **ISA, EISA, MCA** busak: *Industry Standard Architecture*
Extended ISA
Micro Channel Adapter
- **PCI [PCI-X, PCIe]** busak: *Peripheral Component Interconnect*
- **AGP** busa: *Accelerated Graphics Port*
- **IDE** busa: *Integrated Drive Electronics*
- **SCSI** busa: *Small Computer System Interface*
- **SATA** busa: *Serial ATA*
- **Serial Attached SCSI** busa
- **USB** (*Universal Serial Bus*) eta **Fire Wire** busak
- **AC'97** busa
- **PCMCIA** busa: *Personal Computer Memory Card International Association*
- **VME** busa: *Versa Module Europe*
- **FUTUREBus+** busa

Bibliografia

- **Liburuak**

- Arquitectura del PC (volumen II), M. Ujaldón
- Hardware y componentes, J.E. Herrerías
- Upgrading and repairing PCs, S. Mueller

- **Aldizkariak**

- Byte, PC Actual, PC World, PC Plus, PC Magazine

- **Web orriak**

- <http://www.techfest.com/hardware/bus/isa.htm>
- <http://www.pcisig.com>
- <http://www.agpforum.org>
- <http://www.1394ta.org> (Fire Wire busa)
- <http://www.usb.org>
- <http://www.t10.org> (SCSI busa)
- <http://www.t13.org> (IDE busa)
- <http://www.scsita.org> (SCSI eta Serial Attached SCSI busak)

ISA, EISA, MCA busak

- **ISA busa** (*Industry Standard Architecture*), IBM-ek garatutako bus sinkronoa:
 - 1981: 8 biteko bertsioa 4,77 MHz-koa XT PC-rako (62 kontaktutako busa)
 - 1984: 16 biteko bertsioa 8,33 MHz-koa AT PC-rako (62+36 kontaktu)
- Compaq-ek 1988an 32 biteko bertsio bat atera zuen 32 biteko prozesadoreak iristean → **EISA** (*Extended ISA*), PCI busa iritsi zenez ez zuen arrakastarik izan
- Gaur egun 16 biteko ISA busa mantentzen da: banda-zabalera gutxi behar duten periferikoak konektatzeko (faxes, modema,)
- Hasierakoak ez ziren *Plug&Play* (eskuz hautatu behar @, IRQ). Geroago Microsoft eta Intelek *Plug&Play* motakoak atera zituzten
- Bertsio komertzialen laburpena:

Busa	CPU	MHz	@/datuak	IRQ	DMA kanalak	Mbyte/s
ISA (8 bit)	8086	4,77	20/8 bit	8+NMI	4	2 (2 ziklo)
ISA (16 bit)	80286	8,33	24/16	16+NMI	8	8 (2 ziklo)
EISA (32 bit)	80386	8,33	32/32	16+NMI	8	33
MCA (32 bit)	80386	20	32/32	16+NMI	8	80

- Bus **MCA** (*Micro Channel Adapter*):
 - IBMek aurkeztua 1987an. Ez da ISA-rekin bateragarria
 - bus sinkronoa eta *Plug&Play*
 - Ez da erabili → kostu handiagoa, IBM-ren patentea, ...

PCI Busa

(Peripheral Component Interconnect)

- 1993an Intelek sartua 430FX txipset-a zuten 100 MHz-tik gorako Pentium makinentzat.
- Helburua: ISA busarenak baino prestazio altuagoak behar zituzten gailuen beharrak asetzea (sistema grafikoak, sarea, diskoak, ...)
- Bus sinkronoa. Arbitratze zentralizatua (eskaera independenteak)
- Helbide eta datu-lerroak multiplexatuak: 32 edo 64 bit

Estandarra	MHz	Datu-lerroak	MB/s
1.0	33	32	132
2.0	33	64	266
2.1/2.2/2.3	66	64	533

- Transferentziak *burst* moduan.
- 0,5 metroko luzera, 1024 gailu konekta daitezke buseko 32 segmenturekin eta segmentuko 32 gailu konektatuz.
- Plug&Play onartzen du

PCI busa: PCI-X eta PCI Express

- **PCI-X:**
 - Prestazio altuko konputagailuei eta estazio grafikoei zuzendutako estandarra
 - 2000, PCI-X 1.0 → 64 bit, 133 MHz, 1066 MB/s
 - 2002, PCI-X 2.0 → 64 bit, 133 MHz, 2x: 2133 MB/s, 4x: 4266 MB/s
- **PCI Express (PCIe):**
 - 2002ko espezifikazioa → 2004an merkaturatua. PCI eta AGPren ordezkoa
 - Teknikoki PCI arkitektura berri bat da:
 - Puntutik punturako serie busa (*switch* baten bidez)
 - Bi noranzkotako transmisioa
 - 6 formatu, *slot* formatu eta banda zabalera desberdinekin

x1 → 250 MB/s	x8 → 2000 MB/s	x32 → 8000 MB/s
x2 → 500 MB/s	x12 → 3000 MB/s	
x4 → 1000 MB/s	x16 → 4000 MB/s	

AGP Busa

(Accelerated Graphics Port)

- Intelek 1997an sartua 3D grafikoen eta errealitate birtualaren tratamendua bizkortzeko (segundoko 10-25 3D irudi erakusteko) → PCI busa ez zen nahikoa
- PCI busaren bertsio espezializatua prozesadorea bideo-memoria eta memoria nagusiarekin zuzenean konektatzen duena.
- Segmentazio teknikak erabiltzen ditu memoriaren atzipenean
- 32 biteko busa, maiztasuna 66 MHz, ondorengo espezifikazioekin:
 - AGP 1.0 (1996): 1x → 266 MB/s (4 byte/ziklo) 2x → 533 MB/s
 - AGP 2.0 (1998): 1x, 2x, 4x → 1,07 GB/s
 - AGP 3.0 (2002): 1x, 2x, 4x, 8x → 2,1 GB/s [funtzionamendu isokronoa]
- AGP Pro: zerbitzari eta estazio grafikoei zuzendutako bertsioa

IDE Busa (*Integrated Drive Electronics*)

- Western Digital enpresak sartua 1984ean biltegitratze gailuen konexiorako (disketeak, disko gogorrak, CDROM-ak, eta abar.) XT PC-en kontroladoreak ordezkatzuz
- Diskoaren kontroladorea gailuan bertan dago eta oinarri-txartelak IDEren eta bus lokalaren (normalean PCI) artean zubi bezala lan egiten duen zirkuitu bat besterik ez du
- Espezifikazioak:
 - ATA (*AT Attachment*: AT konexioa) [IDE]: 16 datu bit, [1,66 MHz → 8,33 MB/s]
 - ATA-2 (1996): LBA (>528 MB), PIO 3/4, DMA [8,33 MHz → 16,66 MB/s]
 - FAST-ATA
 - EIDE (*Enhanced IDE*): IDE kanal bikoitza, CD eta DVDentzako interfazea
 - ATA-3 (1997): zenbait hobekuntza baina banda zabalera ez da hobetzen
 - ATA-4 (1998): Ultra-DMA (goranzko+beheranzko hertzak) [2x8,33 MHz → 33 MB/s]
 - ATA-5 (2000): Ultra-DMA 3/4 [2x16,66 MHz → 66 MB/s], komertziala: Ultra-ATA/66
 - ATA-6 (2001): Ultra-DMA 5 [2x25 MHz → 100 MB/s], komertziala: Ultra-ATA/100
 - ATA-7 (2003): 133 MB/s, komertziala: Ultra-ATA/133 (azken espezifikazioa??)
- ATA-4 eta ATA-5ek 80 lerroko busak behar dituzte gainerakoek 40 lerrokoak erabiltzen dituzten bitartean. Hala ere, konektorea tamaina berekoa da

IDE (*Integrated Drive Electronics*)

- IDE espezifikazio komertzialak

Komertziala	Estandarra	Araua	MB/s
IDE	ATA	PIO 0	3,33
		PIO 1	5,22
		PIO 2	8,33
EIDE	ATA2 zabaldua	PIO 3 + DMA 0-2	11,11
		PIO 4 + DMA 0-2	16,66
		Ultra-DMA	33
Ultra-ATA/66	ATA-5	PIO 0-4 + DMA 0-2 + Ultra-DMA 0-4	66
Ultra-ATA/100	ATA-6	PIO 0-4 + DMA 0-2 + Ultra-DMA 0-5	100

- PC batean ondorengoa aurkitzen dugu:
 - 2 kanal IDE 40/80 lerrotakoak disko gogorren eta CD-ROM-en konexiorako (*PRIMARY IDE edo IDE1 + SECONDARY IDE edo IDE2*), bakoitza bi gailurentzako. Jabe/morroki konfigurazioa (*jumperrak*) busaren erabileran lehentasuna ezartzeko
 - IDE kanal 1 disketerentzako (*FLOPPY*) , estuagoak (34 lerro)

SCSI Busa (*Small Computer System Interface*)

- 1986an hasi zen erabiltzen mota desberdinetako gailuak konektatzeko: diskoak, eskanerrak, inprimagailuak...
 - SCSI-1 asinkronoa (1983): 8 datu bit, 4 MB/s, 7 gailu konekta daitezke
 - SCSI-1 sinkrono: 8 datu bit, 5 MHz, 5 MB/s
 - SCSI-2 (1989): protokolo bateratua disko, zintak, CD-ROM, eskaner eta abarrentzat
 - Fast-SCSI bidez maiztasuna bikoizten da, 10 MHz [10 MB/s]
 - Wide-SCSI: 16 biteko datu busa [10 MB/s], 15 gailu konekta daitezke
 - Fast-Wide-SCSI: 10 MHz, 16 datu bit → 20 MB/s
 - SCSI-3 (UltraSCSI): RAID, banda zabalera maximoa 320 MB/s (16 bits, 80 MHz, 2x)
- Gailuak bus berera konekta daitezke *daisy chain* erabiliz. Lehen gailua PC-ko SCSI kontroladorera konektatzen da eta azken gailua katearen amaiera da
- Datu-lerroak eta helbide-lerroak multiplexatuak. Arbitratzea: autoaukeraketa (gailuen arteko elkarrizketa)
- Protokolo adimenduna: gailuen arteko elkarrizketa gertatzen da, prozesadoreak parte hartu gabe.

SCSI (*Small Computer System Interface*)

- Bertsio komertzialak:

Komertziala	MHz	datuak	gailu #	MB/s	luzera
SCSI	SCSI-1	5	8 bits	7	5 6m(SE)/25m(HVD)
Fast-SCSI	SCSI-2	10	8	7	10 3m(SE)/25m(HVD)
Wide-SCSI	SCSI-2	5	16	15	10 6m(SE)/25m(HVD)
Fast-Wide-SCSI	SCSI-2	10	16	15	20 3m(SE)/25m(HVD)
Ultra-SCSI	SCSI-3	20	8	7	20 1,5m(SE)
Wide-Ultra-	SCSI-3	20	16	15	40 1,5m(SE)/25m(HVD)
Ultra2	SCSI-3	40	8	15	40 12m(LVD)/25m(HVD)
Wide-Ultra2	SCSI-3	40	16	15	80 12m(LVD)/25m(HVD)
Wide-Ultra3 (Ultra160)	SCSI-3	2x40	16	15	160 12m(LVD)
Ultra320 SCSI	SCSI-3	2x80	16	15	320 12m(LVD)

- 50 pineko kableak (A kablea, 8 bit) eta 68 pine (P kablea, 16 bit)
- Mota askotako konektoreak (50 eta 68 pinekoak, dentsitate altukoak...)
- IDE busarekin konparatuz:
 - prestazio hobeak: banda zabalera, komandoen kudeaketa, etc.
 - transferentzia adimentsuagoak
 - kostu handiagoa: 2 aldiz handiagoa tamaina bereko disko batentzat + kontroladorea
- ingurune profesionaletara zuzendua: zerbitzariak, RAID sistemak, ...

Serial ATA (*SATA*) busa

- Serial ATA 1.0 2000ko otsailetik. Serial ATA Working Group (Dell, IBM, Intel, Maxtor, Quantum, Seagate, APT Technologies)
- Serie busa, 150 MB/s baino gehiago [SATA 1.0, 2003] (750MHz)
 - II bertsioan 300 MB/s (1500 MHz)
 - III bertsioan 600 MB/s (3000 MHz)
- 15 kontaktutako kablea
 - Positiboa/negatiboa/lurra noranzko bakoitzean (3+3)
 - 6 kontaktu *hot plugging* aukerarako
 - IDE baino tamaina txikiagoa, karkasa barruko hozketa errazten du
 - Gailuak beroan konekta daitezke
- Puntutik punturako konexioa erabil daiteke metro batetako luzera ez bada gainditzen
- Unitate bakoitzak mota honetako konexio bakarra erabiltzen du (ez du busa konpartitzen → jabe/morroi konfiguraziorik ez)

Serial Attached SCSI busa

- 2001, lan taldea: Compaq, IBM, LSI Logic, Maxtor, Seagate
- Bertsio komertzial 2004ean
- Helburua: gaur egungo teknologia desberdinen abantailak elkartzea
 - SCSI gailuen sendotasuna
 - SATAren kostu baxua gaitasun altua
 - Zuntz optikoaren abiadura
 - Abiadura eta fidagarritasun handia eskatzen duten sistementzat: zerbitzariak, RAID....
- Independentek diren S/I-ko bi kanal erabiltzen ditu
- Espezifikazioak:
 - SAS 300 (2004): 300 MB/s, 128 gailu, kanpoko gailuak (6 metro)
 - SAS 600 (2007): 600 MB/s
 - SAS 1200 (2010): 1200 MB/s
- Serial ATAren bateragarria
- Informazioa Webean → <http://www.scsita.org>

USB Busa

- 1995 (*Pentium II*) [Intel, IBM, Microsoft, Compaq,]
- Bi noranzkotako busa. Bezero/zerbitzari arkitektura (host)
- Espezifikazioak:
 - USB 1.0: 1995, 1.5 MHz, 1.5 Mbit/s, 3 metro [teklatura, sagua, ...]
 - USB 1.1: 1998, 12 MHz, 12 Mbit/s (1.5 MB/s), 5 metro [inprimagailua,]
 - USB 2.0: 2000, 480 MHz, 480 Mbit/s (60 MB/s), 5 metro [HD, DVD, ...]
- 3 funtzionamendu modu:
 - Etenak: gailu motelentzat (teklatura, sagua, ...)
 - Blokeak: informazio paketeak mugitzen dituzten gailuentzat (diskoak, ...)
 - Isokronoa: fluxu konstantea denbora errealean (soinua, bideoa, ...)
- Abantailak:
 - Kable eta konektoreen bateraketa
 - Muntatzeko erraztasuna: *Plug&Play* eta txartelik ez
 - 127 gailu konekta daitezke izar motako topologia batean *hub* edo konzentradoreak erabiliz.
 - Konexioa beroan, PC-a hasieratzeko beharrik gabe
 - USB konektoretik elikatua zuzenean (gehienez 2,5 W)

Fire Wire busa

- Apple, 1995ean IEEEk estandarizatu [IEEE-1394]
- Serie busa. Puntutik punturako arkitektura, *host* baten beharrik gabe 63 gailu konektatzeko aukera ematen du
- Espezifikazioak:
 - IEEE 1394: 100, 200 eta 400 MHz → 100, 200 eta 400 Mbit/s
 - IEEE 1394b: 800 MHz → 800 Mbit/s (100 MB/s)
 - IEEE 1394b: 1600 MHz → 1600 Mbit/s (200 MB/s)
 - Luzera maximoa: 4,5 metro
- USBek dituen antzerako abantailak:
 - Konektore eta kableen bateraketa
 - Muntatzeko erraztasuna: txartel beharrik ez eta *Plug&Play*
 - Konexioa beroan: makina hasieratzeko beharrik gabe
 - Elikadura busean dator
 - Transferentziak modu isokronoan (bideo digitala, ...)
- USB baino interfaze adimentsuagoa (komandoak,...), baina USB baino garestiagoa da
- Multimedia gailuei zuzendua (bideo digitala)

Bus AC'97

- Intel, 1997
- Informazio analogikoa bidaltzeko bus espezifikoa: soinua (soinutxartela) eta telefonoa (modem)
- AMR (*Audio Modem Riser*) [AGPren antzerakoa] motako slot batean konektatzen den txartel batean integratzen da. Txartel honen irteerak telefono seinalerako konektorea eta soinurako konektoreak dira.
- PCI busaren erabilera saihesten du datu hauen transmisiorako, baliabideak libre utziz (modem eta soinu txartelak erabilitako IRQ seinaleak)
- Pentium IIItik aurrerako makinetan agertzen da. Zenbait kasutan oinarri txarteletan integratua egon daiteke.

PCMCIA Busa

(Personal Computer Memory Card International Association)

- 1990en atera zen ordenadore portatilentzat memoriarako zabaltze-txartel gisa
- Gaur egun modemak, soinu-txartelak, SCSI-ak, diskoak... konekta daitezke.
- 68 pinoko 3 txartel-mota aurki ditzakegu (tamaina 54 x 85,6 mm):
 - I: zabalera 3,3 mm, memoria-konexioa
 - II: 5 mm, modemak eta soinua, *plug&play*
 - III: 10,5 mm, aurrekoak + diskoak
- Hasieran 8 eta 16 bitekoak ziren ISA busaren maiztasun berarekin (8,33 MHz). 1996an 32 bitekoa agertu zen 33 MHz-ko maiztasunarekin (PCI busaren maiztasun bera)

VME, FUTUREBus+ Busak

- Errendimendu altuko sistemetarako (adibidez, multiprozesua)
- **VME Busa** (*Versa Module Europe*):
 - 1981ean Motorolak sartua MC68000 prozesadorerako
 - bus asinkronoa, ez multiplexatua (128 lerro)
 - Arbitratzea: *daisy chain*, luzera: 0,5 metro
 - 16, 24 edo 32 biteko helbideak / 8, 16 edo 32 biteko datuak
 - 21 nodo konektatzeko aukera
 - 10 Mbyte/s (arrunta) – 20 Mbyte/s (*burst*) – 40 Mbyte/s (*burst*, 32 bit)
 - Zabalpenak: memoriarako (VMX), serie-busa (VMS), errendimendu altuko S/I (VSB), instrumentazioa (VXI), erabilpen militarrik, eta abar.
- **FUTUREBus+**
 - Oinarrizko egitura VMErenaren antzekoa
 - bus asinkronoa, multiplexatua
 - arbitratze zentralizatua edo banatua
 - 32 nodo konektatzeko aukera, luzera: 0,5 metro
 - 64 biteko helbideak eta 32, 64, 128 edo 256 biteko datuak
 - Banda-zabalera maximoa: 3200 Mbyte/s